#### (12)特許協力条約に基づいて公開された国際出願

## (19) 世界知的所有権機関 国際事務局



# 

# (43) 国際公開日 2004 年10 月28 日 (28.10.2004)

**PCT** 

# (10) 国際公開番号 WO 2004/093340 A1

(51) 国際特許分類7:

H04B 1/707

(21) 国際出願番号:

PCT/JP2004/005113

(22) 国際出願日:

2004年4月9日(09.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-109513 2003 年4 月14 日 (14.04.2003) J

(71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 前田 征彦 (MAEDA, Masahiko).


(74) 代理人: 鷲田 公一 (WASHIDA, Kimihito); 〒2060034 東京都多摩市鶴牧1丁目24-1 新都市センタービル5 階 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

[続葉有]

(54) Title: CORRELATION VALUE CALCULATION CIRCUIT

(54) 発明の名称: 相関値演算回路



A...1 SLOT (2560 CHIPS)

160...TIMING CONTROL CIRCUIT

170...CODE GENERATION CIRCUIT 180...ADDRESS GENERATION CIRCUIT

(57) Abstract: Integration circuits (101-105) arranged on a 16-stage data bus, storage circuits (111-115), first selection circuits (131-135), addition circuits (121-125), and second selection circuits (141-145) constitute calculation circuits for performing correlation processing on the respective data buses. A code generation circuit (170) generates PSC and SSC as despread codes. A 16-bit code as a basic configuration of the PSC and SSC has a constant repetition characteristic of the positive polarity bit and the negative polarity bit. Accordingly, correlation processing can be performed for the reception data shifted by one chip in each of the 16 calculation circuits. Consequently, correlation processing can be performed at a desired timing at the first-stage process, the second-stage process, and the third-stage process.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類: 一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(57) 要約: 16段のデータパスに配置される積算回路101~105、記憶回路111~115、第1選択回路131~135、加算回路121~125及び第2選択回路141~145は、それぞれのデータパス上において相関処理を行う演算回路を構成している。コード発生回路170が逆拡散コードとして発生するPSC及びSSCの基本構成である16ビットコードは、正極性のビットと負極性のビットとの繰り返し特性が一定であるので、16個の演算回路それぞれにおいて1チップずらした受信データに対して相関処理を行うことができる。したがって、第1段階処理、第2段階処理及び第3段階処理において所望のタイミングで相関処理を行うことができる。

## 明 細 書

## 相関値演算回路

## 5 技術分野

本発明は、W-CDMA(Wideband Code Division Multiple Access: 広帯域符号分割多元接続)通信システムにて採用されている三段階セルサーチで用いる相関値演算回路に関する。

# 10 背景技術

20

25

送受信間で予め決められたフォーマットで通信を行うことは一般的であり、正しく受信するために受信信号のスロットタイミングを検出ことが必要となる。特にW-CDMAでは、受信側において拡散符号及びそのタイミングを知らずに情報の復元を行うことはできないので、タイミングの検出および拡散符5 号を同定することはきわめて重要になる。

図1は、基地局から端末局への回線である下り回線におけるデータのフォーマットを示す。図1において、1つのフレームは、15個のスロットで構成されている。1つのスロットは、10個のシンボルで構成されている。1つのシンボルは、256個のチップで構成されている。この1つのチップがデータの最小単位である。

また、基地局から端末局への下り回線では、フレームと同じ周期を持つロングコードと、ロングコードよりも短い周期のショートコードとが用いられており、ロングコードとショートコードとの積によって拡散されている。そして、端末局にてスロットタイミングを検出することを容易にするために、スロットの先頭シンボルを既知のショートコードのみで拡散している。

図2は、既知のショートコードで各スロットの先頭のシンボルを拡散した状態を示す。物理チャネルとしては、一次同期チャネル(P-SCH: Primary

WO 2004/093340 PCT/JP2004/005113

2

5

20

25

タイミングの検出および拡散符号を同定する方法としては三段階セルサーチ法が知られている。第1段階処理では、PSCとの相関を取ってスロットタイミングを検出する。第2段階処理では、SSCとの相関とフレームタイミングとの相関を取ってフレームタイミングの検出及びスクランブルコードグループの同定を行う。第3段階処理では、第2段階処理で同定されたスクランブルコードグループに属するスクランブリングコードとの相関を取ってスクランブルコード、即ち拡散コードの同定を行う。

スロットタイミングを検出するためには、基地局から非同期にデータが送信されるので、あるタイミングを仮想スロットタイミングとし、そのタイミングから第1段階処理が開始されてから最低1スロット長分のプロファイルを作成する必要がある。これは、2560回PSCとの相関を256タップのマッチドフィルタを使用して求めることによって実現される。マッチドフィルタで

の演算結果は、以下の数式 (1) で表すことができる。なお、数式 (1) において、mは、0から2559までの値である。

$$MFOUT_{PSC}(m) = \sum_{n=0}^{\infty} \sum_{n=0}^{\infty} C_{PSC}(n) \cdot data(n+m) \qquad \cdots \qquad (1)$$

また、フレームタイミングの検出は、前述した方法で検出したスロットタイミングに対するSSCとの相関を256タップのマッチドフィルタを使用して求めることによって実現される。マッチドフィルタでの演算結果は、以下の数式(2)で表すことができる。なお、数式(2)において、m'は、0から2559までの値である。

$$MFOUT_{SSC}(m',k) = \sum_{n=0}^{255} C_{SSC,k}(n) \cdot data(n+m') \qquad \cdots (2)$$

10 また、スクランブリングコードの同定も同様にマッチドフィルタを使用して 以下の数式(3)ようにして求められる。なお、数式(3)において、m"は、 0から38399までの値である。

$$MFOUT_{scramb}(m'') = \sum_{n=n}^{n'+2} \sum_{n=n}^{n'+2} C_{scramb}(n) \cdot data(n+m'') \qquad \cdots \qquad (3)$$

ここで、図4は、従来の相関値演算回路の構成例を示すブロック図である。 15 図4に示すように、従来の相関値演算回路は、コード発生器501が発生する 3三階セルサーチにて使用するコードと受信データとの相関を256タップ のマッチドフィルタ502にて求めるようにしている。

ここに、三段階セルサーチの第2段階や第3段階の処理では、マルチパスや ノイズ等の影響もあり通常は複数タイミングについて処理を行うが、マッチド フィルタ502は、回路構成は単純であるが、256タップ構成となるので回 路規模が大きくなり1系統しか持つことができない。

そのため、第2段階処理や第3段階処理など複数タイミング、複数コードに対して相関を求める必要があるときには、複数タイミングの受信データを蓄積するために蓄積RAM503が設けられる。

25 しかしながら、従来の相関値演算回路では、図4に示すように、マッチドフィルタ502は、回路構成は単純であるが、256タップ構成となるので回路 規模が非常に大きくなる。しかも、蓄積RAMが必要となるので、一層回路規

模が大きくなる。

また、マッチドフィルタ502は、相関を求めるための演算回路がデータパ ス上に非常に多く配置されるが、それらの演算回路が相関を求めるための演算 の度に一斉に動くので、消費電力が非常に大きくなるという問題もある。

5

10

# 発明の開示

本発明は、これらの問題点を解決するものであり、回路規模を増大させるマ ッチドフィルタ及び蓄積RAMを使用せずに相関を求めることができる相関 値演算回路を提供することを目的とする。

本発明の一形態によれば、相関値演算回路は、受信データと逆拡散コードと の積を求める16段の積算手段と、前記積算手段の演算結果と保持しているデ ータとを加算し、その加算結果を新たに保持する16段の第1記憶手段と、拡 散コードに従い、前記第1記憶手段からのデータと前記第1記憶手段からのデ ータを正負反転させたデータとのいずれか一方を選択して出力する16段の 第1選択手段と、256サンプル分のデータを保持する第2記憶手段と、前記 15 第2記憶手段が保持しているデータとゼロとのいずれか一方を選択する16 段の第2選択手段と、前記第1選択手段が選択出力するデータと前記第2選択 手段が選択出力するデータとの和を求める16段の加算手段と、前記16段の 加算手段の加算結果のうちの一つを選択して前記第2記憶手段に送る第3選 択手段と、前記16段の積算手段に与える逆拡散コードとして、一次同期コー 20 ドの第1基本構成である16ビットコードと二次同期コードの第1基本構成 である16ビットコードとスクランブリングコードとをそれぞれ発生し、前記 16段の第1選択手段に与える拡散コードとして、一次同期コードの第2基本 構成である16ビットコードと二次同期コードの第2基本構成である16ビ ットコードと固定値とをそれぞれ発生するコード発生手段と、を具備する。 25

図1は、従来の下り回線におけるデータのフォーマットを示す図、

図2は、従来の既知のショートコードで各スロットの先頭のシンボルを拡散 した状態を表す図、 . .

図3Aは、従来のPSCの生成方法を説明する図、

5 図3Bは、従来のSSCの生成方法を説明する図、

図4は、従来の従来の相関値演算回路の構成例を示すブロック図、

図5は、本発明の一実施の形態に係る相関値演算回路の構成を示すプロック 図である。

# 10 発明を実施するための最良の形態

20

以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。 なお、本発明は、この実施の形態に何ら限定されるものではなく、その要旨を 逸脱しない範囲において、種々の形態で実施することができる。

本発明の骨子は、PSC及びSSCのコード構成の特性を利用して演算回路 15 及び蓄積RAMを削減することである。以下、図3を参照して本発明が利用するPSC及びSSCのコード構成について説明する。

PSCは、図3Aに示すように16個のコードaで構成されているが、このコードaが所定数ずつ正負を反転した状態で16個並んだ構成となっている。つまり、PSCを構成する16ビットのコードaは、一定のルールに従って正極性の状態と負極性の状態を繰り返すが、この繰り返し特性は、一定である。したがって、これを利用すれば、1チップずれると別のタイミングであることが識別できる。三段階セルサーチの第1段階でのPSCとの相関処理では、この特性を利用してデータパス上の演算回路の削減を図ることができる。

また、SSCは、図3Bに示すようにアダマール行列 (Hadamard sequence) 25  $H_8$ の16行毎の成分とzとを掛け合わせて生成される16種類のコードで構成されている。zは、図3Bに示してある通り、コードbが所定数ずつ正負を反転した状態で16個並んだ構成となっている。

そして、アダマール行列 $H_8$ の各行の成分 $h_m$ (0) $\sim h_m$ (255)において  $h_m$ (0) $\sim h_m$ (15)、 $h_m$ (16) $\sim h_m$ (31)、 $h_m$ (32) $\sim h_m$ (47)、・・・、  $h_m$ (250) $\sim h_m$ (255)は、アダマール行列 $H_4$ の1行目の成分をh'。 (0) $\sim h$ '。(15)とすると、h'。(0) $\sim h$ '。(15)を所定数ずつ正負を反転した状態で16個並んだ構成となっている。

したがって、SSC自体の成分もb(0)×h'。(0)~b(15)×h'。 (15)を所定数ずつ正負を反転した状態で16個並んだ構成となっている。 つまり、SSCを構成する16ビットのコードは、PSCと同様に、一定のルールに従って正極性の状態と負極性の状態を繰り返すが、この繰り返し特性は、一定である。したがって、これを利用すれば、1チップずれると別のタイミングであることが識別できる。三段階セルサーチの第2段階でのSSCとの相関 処理では、この特性を利用して蓄積RAMを不要にすることができる。

以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。 図5は、本発明の一実施の形態に係る相関値演算回路の構成を示すブロック 15 図である。図5に示す相関値演算回路は、16段の積算回路101,102, 103,・・、104,105と、16段の記憶回路111,112,113,・・、 114,115と、16段の加算回路121,122,123,・・、124, 125と、16段の第1選択回路131,132,133,・・、134,1 35と、16段の第2選択回路141,142,143,・・、144,14 20 5と、256サンプル分のデータが保持できるRAM150と、タイミング制 御回路160と、コード発生回路170と、RAM150のアドレスを生成す るアドレス生成回路180と、第3選択回路190とを備えている。

タイミング制御回路160は、各回路の動作を制御するタイミング信号を発生する。コード発生回路170は、16段の積算回路101,102,10 3,・・、104,105に与える逆拡散コードとして、第1段階処理において図3Aに示すPSCの第1基本構成である16ビットコードを発生し、第2段階処理において図3Bに示すSSC第1基本構成である16ビットコード

を発生し、第3段階処理において図示しないスクランブリングコードを発生する。

また、コード発生回路170は、16段の第1選択回路131,132,133,・・、134,135に与える拡散コードとして、第1段階処理において図3Aに示すPSCの第2基本構成である16ビットコードを発生し、2段階処理において図3Bに示すSSCの第2基本構成である16ビットコードを発生し、第3段階処理において固定値を発生する。

16段の積算回路101,102,103,・・、104,105は、受信 データとコード発生回路170からの逆拡散コードの積を求める。16段の記 0 憶回路111,112,113,・・、114,115は、16段の積算回路 101,102,103,・・、104,105の演算結果と保持しているデ ータとを加算し、その加算した結果を新たに保持することを行う。

16段の第1選択回路131,132,133,・・、134,135は、コード発生回路170からの拡散コードに従って、16段の記憶回路111,15 112,113,・・、114,115の保持データをそのまま出力するか正負を反転させて出力するかを行う。16段の第2選択回路141,142,143,・・、144,145は、RAM150の出力と"0"とのいずれか一方を選択して出力する。

16段の加算回路121,122,123,・・、124,125は、16 20 段の第1選択回路131,132,133,・・、134,135が選択した 値と、16段の第2選択回路141,142,143,・・、144,145 が選択した値とを加算する。第3選択回路190は、16段の加算回路121, 122,123,・・、124,125の出力を選択してRAM150に格納 することを行う。

25 次に、以上のように構成される相関値演算回路において実施される三段階セルサーチを各段階に分けて説明する。なお、16段の各段における処理動作は同様であるので、第1段目のデータパスを例に挙げて説明する。受信データは、

15

20

1スロットが図1に示したように2560チップで構成されている。

第1段階の処理では、コード発生回路170は、積算回路101にて受信データと掛け合わせる逆拡散コードとして図3Aに示したPSCを構成するコードaの16ビットを1ビットずつ順々に発生する。したがって、積算回路101では、受信データとコードaの各ビットとの積が順々に求められる。

記憶回路111は、積算回路101での演算結果と記憶回路111自体が保持しているデータとの和を求め、その求めた和を再度保持することをコードaの16ビット分繰り返し行う。そして、コードaの16ビット分全ての受信データとの積和を求めると、その積和データを第1選択回路131を介して加算回路121に渡す。

このようにして得られた積和データは、PSCとの相関を求めるときの、あるタイミングでは受信データにおける最初の16チップ分の相関値、即ち $C_{PS}$ c(0)から $C_{PSC}$  (15)との相関結果を表し、またあるタイミングでは次の16チップの相関値、即ち $C_{PSC}$  (16)から $C_{PSC}$  (16) から $C_{PSC}$  (16) から

上記したそれぞれのタイミングにおいて、コード a は、正極性状態の " a " と負極性に反転した " - a" との繰り返し特性が、それぞれのタイミングに応じた繰り返し特性となっている。そこで、コード発生回路 1 7 0 は、記憶回路 1 1 1 から加算回路 1 2 1 に積和データを渡すときに、コード a の繰り返し特性から相関処理をしているタイミングが上記の何れのタイミングであるかを判断し、そのままの状態で渡すか、あるいは正負を反転して渡すかを指定する 拡散コードを発生し、第 1 選択回路 1 3 1 に与えている。

今の例では、第1段目での相関処理であるので、受信データにおける最初の16チップ分の相関値、即ち $C_{PSC}(0)$ から $C_{PSC}(15)$ との相関を取るタイ

WO 2004/093340 PCT/JP2004/005113

9

ミングである。したがって、コード発生回路 170は、最初の 16チップ分の タイミングでは、「そのままの状態で渡す」を内容とする拡散コードを発生し、 その他の場合は、「正負を反転して渡す」を内容とする拡散コードを発生する。

その結果、第1選択回路131では、コード発生回路170からの拡散コードが「そのままの状態で渡す」であるときは、記憶回路111からの積和データを直接加算回路121の一方の入力端に出力する一方、拡散コードが「正負を反転して渡す」であるときは、記憶回路111からの積和データに"-1"を乗算したものを加算回路121の一方の入力端に出力することが行われる。

5

15

20

加算回路 121 の他方の入力端には、第2選択回路 141 の出力が与えられている。第2選択回路 141 では、第1選択回路 131 から送られてくるデータが  $C_{PSC}(0)$  から  $C_{PSC}(15)$  との相関結果のときは"0"を選択し、それ以外のときは RAM150 の出力データを選択するようになっている。

その結果、加算回路 121 では、第1選択回路 131 から送られてくる積和 データが $C_{PSC}(0)$  から $C_{PSC}(15)$  との相関結果のときは、第2選択回路 141 からそのままの状態で入力されるので、第1選択回路 131 から送られてきた値を第3選択回路 190 を介してRAM 150 に格納する。

一方、加算回路 121 では、第1選択回路 131 から送られてくる積和データが $C_{PSC}(0)$ から $C_{PSC}(15)$ との相関結果のとき以外は、第1選択回路 131 から送られてきた積和データのタイミングに対応してRAM 150 に格納している場所のデータを第2選択回路 141 から受け取るので、この 20 でデータの和を求め、第3選択回路 190 を介してRAM 150 のデータを受け取った場所に格納する。

つまり、第3選択回路190は、加算回路121から加算回路125までの各段の出力を選択してRAM150の対応する格納場所に格納する。以上の動作をRAM150の16個のタイミングそれぞれに対応した格納場所に対して実施する。このようにして256コード長のPSCと256チップの受信データとの相関が求められる。なお、PSCとの相関値が求められると、電力計

算が実行されるが、これは本発明の直接的事項ではないので説明を省略する。 そして、第1段目では、上述のように、積算回路101、記憶回路111、 第1選択回路131、加算回路121及び第2選択回路141を通してRAM 150でPSCとの相関を求めるが、このデータパスでは16チップ間隔の相 関が求められるだけである。

5

10

20

そこで、第2段目に1チップずれたデータに対して上述のような方法により PSCとの相関を求める積算回路102、記憶回路112、第1選択回路13 2、加算回路122及び第2選択回路142を設け、第3段目に2チップずれ に対してPSCとの相関を求める積算回路103、記憶回路113、第1選択 回路133、加算回路123及び第2選択回路143を設け、以下同様に、第 16段目に15チップずれに対してPSCとの相関を求める積算回路105、 記憶回路115、第1選択回路135、加算回路125及び第2選択回路14 5を設けている。これによって、256タップのマッチドフィルタを用いなく ても全てのタイミングに対してPSCとの相関を求めることができるように なる。 15

次に、第2段階の処理では、受信データに対して16種類ある $SSC(C_{ss})$ c,0~C<sub>SSC,15</sub>)に対して相関を求める。コード発生回路170は、積算回路1 01で受信データと掛け合わせる逆拡散コードとして図3Bに示したSSC を構成するコード「b (0)×h'。(0)~b (15)×h'。(15)」の16 ビットを1ビットずつ順々に発生する。したがって、積算回路101では、受 信データとコード「b (0)×h'。(0)~b (15)×h'。(15)」の各ビ ットとの積が順々に求められる。

積算回路101では、コード「b(0)×h'。(0)~b(15)×h'。(1 5)」と受信データとの積和が求まると第1選択回路131にデータを送る。 第1選択回路131では、コード発生回路170からの拡散コードに従い、求 25 めるSSCのコードによってそのまま送るか正負を反転させるかを決定し加 算回路121に送る。

加算回路 12.1 では、第 1 選択回路 13.1 から送られてくるデータが最初の 16 チップに対する相関結果のとき以外は第 1 選択回路 13.1 から送られてきたデータと相関を求めようとする  $SSC(C_{SSC,0} \sim C_{SSC,15})$  に対応して  $C_{SSC,0} \sim C_{SSC,15}$  に対応して  $C_{SSC,0} \sim C_{SSC,15}$  なめ、  $C_{SSC,15} \sim C_{SSC,15}$  である  $C_{S$ 

このようにして第 1 段目の相関を求める系である積算回路 1 0 1 、記憶回路 1 1 1 、加算回路 1 2 1 、第 1 選択回路 1 3 1 及び第 2 選択回路 1 4 1 にて 2 5 6 コード長の 1 6 種類の S S C ( $C_{SSC,0} \sim C_{SSC,15}$ )とある 1 タイミングからの 2 5 6 チップの受信データとの相関を求めることができる。

通常、第2段階の処理では、複数のタイミングに対して行う必要があるが、他のタイミングに対しては第2段目~第16段目の系(積算回路102、記憶回路112、第1選択回路132、加算回路122及び第2選択回路142、あるいは、積算回路103、記憶回路113、第1選択回路133、加算回路123及び第2選択回路143、・・・、積算回路105、記憶回路115、第1選択回路135、加算回路125及び第2選択回路145)にて求めることができるので、最大16タイミング分のSSC(C<sub>SSC.0</sub>~C<sub>SSC.15</sub>)との相関を求めることができる。

このように複数のタイミングでの相関を求める系が16段あるので、相関を求める系が1系統しかないマッチドフィルタで構成した場合に必要であった 受信データを蓄積しておく蓄積RAMが不要になる。

最後に、第3段階の処理では、第2段階で同定されたスクランブリングコードグループに属する8つのスクランブリングコードに対して相関を求める。1つのスクランブリングコード256コード長分と受信データ256チップとの相関を求めるのに16段ある相関を求める系の1段を使用する。

25 例として第1段目を使用する場合を挙げる。積算回路101にて受信データとコード発生回路170が発生するスクランブリングコード1ビットとの相関を求め、記憶回路111に送る。記憶回路111では、スクランブリングコ

ード256ビットと受信データ256チップ分の相関を求めると、それを第1 選択回路131に渡す。

加算回路121では256チップ分の相関を求めるので、コード発生回路170からの拡散コードに従い第1選択回路131では常に加算回路121の相関値を選択して加算回路121に渡す。第2選択回路141も同様に記憶回路111で受信データ256チップ分との相関が求まっているので常に"0"を選択する。したがって、加算回路121では記憶回路111の値がそのまま出力される。第3選択回路190では、加算回路121の出力が選択され、RAM150に格納される。

10 8つのスクランブリングコードに対する相関値は、第1段目から第8段目の 相関を求める系で同様にして求めることができる。相関を求める系は、16段 あるので最大2タイミングの受信データに対しスクランブリングコードとの 相関を求めることができる。

このように、本実施の形態によれば、拡散コードとの相関を求めるのに、近似処理を行うことなく、また256タップのマッチドフィルタ及び蓄積RAMを使用せずに相関を求めることができる。しかも、データパス上の演算回路は、256タップのマッチドフィルタと比較して大幅に削減できる。

本明細書は、2003年4月14日出願の特願2003-109513に基づく。この内容はすべてここに含めておく。

20

15

5

# 産業上の利用可能性

回路規模を増大させるマッチドフィルタ及び蓄積RAMを使用せずに相関を求めることができ、回路規模の削減及び相関演算時における消費電力を抑えることができる。

## 請求の範囲

1. 受信データと逆拡散コードとの積を求める16段の積算手段と、

前記積算手段の演算結果と保持しているデータとを加算し、その加算結果を 新たに保持する16段の第1記憶手段と、

拡散コードに従い、前記第1記憶手段からのデータと前記第1記憶手段からのデータを正負反転させたデータとのいずれか一方を選択して出力する16 段の第1選択手段と、


256サンプル分のデータを保持する第2記憶手段と、


10 前記第2記憶手段が保持しているデータとゼロとのいずれか一方を選択する16段の第2選択手段と、

前記第1選択手段が選択出力するデータと前記第2選択手段が選択出力するデータとの和を求める16段の加算手段と、

前記16段の加算手段の加算結果のうちの一つを選択して前記第2記憶手 15 段に送る第3選択手段と、

前記16段の積算手段に与える逆拡散コードとして、一次同期コードの第1 基本構成である16ビットコードと二次同期コードの第1基本構成である1 6ビットコードとスクランブリングコードとをそれぞれ発生し、前記16段の 第1選択手段に与える拡散コードとして、一次同期コードの第2基本構成であ 30 る16ビットコードと二次同期コードの第2基本構成である16ビットコードと固定値とをそれぞれ発生するコード発生手段と、を具備することを特徴と する相関値演算回路。





WO 2004/093340 PCT/JP2004/005113

$$Cpsc = (1+j) \times \langle a, a, a, -a, -a, a, -a, -a, a, a, -a, a, -a, a, -a, a, a \rangle$$

where 
$$a = <1, 1, 1, 1, 1, 1, -1, -1, 1, -1, 1, -1, 1, -1, 1 > 1$$

# 図3A


# Hadamard sequence


$$\begin{pmatrix} H_{n-1} & H_{n-1} \\ H_{n-1} & -H_{n-1} \end{pmatrix}$$

 $H_0 = [1]$ 

$$H_8 = \begin{pmatrix} h_0 \\ h_1 \\ h_2 \\ \vdots \\ h_{255} \end{pmatrix} = \begin{pmatrix} h_0(0) & h_0(1) & \dots h_0(255) \\ h_1(0) & h_1(1) & \dots h_1(255) \\ h_2(0) & h_2(1) & \dots h_2(255) \\ \vdots \\ h_{255}(0) & h_{255}(1) & \dots h_{255}(255) \end{pmatrix}$$

where  $m = 16 \times (k-1)$ ,  $k=1 \sim 15$ 





#### INTERNATIONAL SEARCH REPORT

Form PCT/ISA/210 (second sheet) (January 2004)

International application No.

PCT/JP2004/005113 CLASSIFICATION OF SUBJECT MATTER Int.Cl<sup>7</sup> H04B1/707 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl7 H04B1/69-1/713, H04J13/00-13/06, H04L7/00 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Toroku Jitsuyo Shinan Koho 1994-2004 1926-1996 Jitsuyo Shinan Koho 1996-2004 1971-2004 Jitsuyo Shinan Toroku Koho Kokai Jitsuyo Shinan Koho Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) C. DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. Category\* 1 JP 2002-57602 A (Motorola, Inc.), Α 22 February, 2002 (22.02.02), Par. Nos. [0005] to [0012]; Fig. 3 (Family: none) Further documents are listed in the continuation of Box C. See patent family annex. Special categories of cited documents: later document published after the international filing date or priority date and not in conflict with the application but cited to understand "A" document defining the general state of the art which is not considered the principle or theory underlying the invention to be of particular relevance document of particular relevance; the claimed invention cannot be earlier application or patent but published on or after the international "F" considered novel or cannot be considered to involve an inventive step when the document is taken alone document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination document referring to an oral disclosure, use, exhibition or other means "O" being obvious to a person skilled in the art document published prior to the international filing date but later than document member of the same patent family the priority date claimed Date of mailing of the international search report Date of the actual completion of the international search 04 June, 2004 (04.06.04) 22 June, 2004 (22.06.04) Name and mailing address of the ISA/ Authorized officer Japanese Patent Office Telephone No. Facsimile No.

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl' H04B 1/707 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H04B 1/69-1/713, H04J13/00-13/06, H04L7/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926年-1996年 日本国公開実用新案公報 1971年-2004年 日本国登録実用新案公報 1994年-2004年 日本国実用新案登録公報 1996年-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー\* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 JP 2002-57602 A (モトローラ・インコーポレイテッ A ド) 2002. 02. 22, 【0005】-【0012】, 第3 図(ファミリーなし) C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。 \* 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに 文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 22. 6. 2004 04.06.2004 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 9371 5 K 日本国特許庁(ISA/JP) 土居 仁士 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3555